cpu-cache — все вопросы

2ответа
4 голоса
В потоках C ++ 11, что гарантирует std :: mutex о видимости памяти?
В настоящее время я пытаюсь изучить API потоков C ++ 11 и обнаруживаю, что различные ресурсы не предоставляют важной информации: как обрабатывается кэш процессора. Современные процессоры имеют кеш д
1ответ
4 голоса
методы оптимизации производительности, связанные с кэшем?
Есть много слухов о проблемах производительности, связанных с кэшем. У меня есть несколько вопросов о них: Вероятно, наиболее популярными проблемами являются местоположение кэша и разделение
1ответ
4 голоса
Почему CUDA не позволяет нам использовать всю память SM в качестве кэша L1?
В устройстве CUDA каждый SM имеет 64 КБ встроенной памяти , расположенной рядом с ним. По умолчанию он разделен на 48 КБ общей памяти и 16 КБ кэша L1 . Для ядер, для которых сложно определить сх
1ответ
4 голоса
Включено или эксклюзивно? Кэш L1, L2 в процессоре Intel Core IvyBridge
У меня процессор Intel Core IvyBridge, процессор Intel® Core iM-3770 с частотой 3,40 ГГц (L1–32 КБ, L2–256 КБ, L3–8 МБ). Я знаю, что L3 является инклюзивным и распределяется между несколькими ядрами
2ответа
4 голоса
Как происходит пересылка хранилища для загрузки в случае не выровненного доступа к памяти?
Я знаю архитектуру очереди загрузки /хранения, чтобы упростить хранение для пересылки и устранения неоднозначных спекулятивных нагрузок. Это достигается с использованием соответствующих адресов загр
1ответ
4 голоса
Как кэши данных маршрутизируют объект в этом примере?
Рассмотрим схематическую архитектуру кеша данных. (Искусство ASCII следует.) -------------------------------------- | CPU core A | CPU core B | | |------------|------------| Devices
1ответ
4 голоса
Почему события пропуска хранилища L1 в пользовательском режиме учитываются только при наличии цикла инициализации магазина?
Резюме Рассмотрим следующий цикл: loop: movl $0x1,(%rax) add $0x40,%rax cmp %rdx,%rax jne loop где rax инициализируется по адресу буфера, который больше размера кэша L3. Каждая ит
2ответа
4 голоса
Как реализовать дружественное к кешу динамическое двоичное дерево?
Согласно нескольким источникам, включая Википедию , два наиболее часто используемых способа реализации двоичного дерева:Узлы и указатели (или ссылки), где каждый узел явно содержит своих потомков.Масс
1ответ
4 голоса
Оптимизация с помощью блокировки цикла в C
В настоящее время я изучаю оптимизацию на языке C, и у меня было задание по оптимизации части кода.Среди других оптимизаций (развертывание циклов и снижение прочности) я использовал блокировку в соотв
1ответ
4 голоса
Соединение между ядрами L2 и L3 в Core i7
Intel Core i7 имеет кэш-память L1 и L2 для каждого ядра, а также большой общий кэш-память L3.Мне нужно знать, какой тип соединения соединяет несколько L2 с одним L3.Я студент, и мне нужно написать при
1ответ
4 голоса
Может ли интенсивное использование кэша L3 одним ядром сделать недействительным кэш L1 /L2 другого ядра?
Текущая архитектура кэш-памяти процессора Intel состоит из локальных кешей L1 и L2 и совместно используемой кэш-памяти L3.У меня есть два похожих вопроса по этому поводу:Может ли расширенный доступ к
1ответ
4 голоса
Не удается воспроизвести ложную проблему совместного использования строк в Rust
Я пытаюсь воспроизвести пример 6 из галереи эффектов кэша процессора .Статья дает эту функцию (в C #) в качестве примера, как проверить ложное совместное использование:Если мы создадим потоки, передаю
4ответа
4 голоса
Выравнивание машинного кода
Я пытаюсь понять принципы выравнивания машинного кода.У меня есть реализация на ассемблере, которая может генерировать машинный код во время выполнения.Я использую 16-байтовое выравнивание в каждом на
2ответа
4 голоса
Что происходит с невременным хранилищем, если данные уже находятся в кеше?
Когда вы используете не временные хранилища, например, movntq, и данные уже находятся в кеше, будет ли хранилище обновлять кеш вместо записи в память?Или он обновит строку кэша и запишет ее, изгнав?Ил
1ответ
4 голоса
увеличить блокировку доступа к кэш-памяти spsc_queue
I need to be extremely concerned with speed/latency in my current multi-threaded project. Cache access is something I'm trying to understand better. And I'm not clear on how lock-free queues (su
2ответа
4 голоса
Эксклюзивный доступ к кэш-линии L1 на x86?
Если у вас есть 64-байтовый буфер, который интенсивно читается /записывается, то, вероятно, он будет сохранен в L1;но есть ли способ заставить это поведение?Например, предоставьте одному ядру монополь
2ответа
4 голоса
Оптимизация индексации двумерного массива для строки кэша
Я пытаюсь оптимизировать индексирование большого 2D (ну, 1D, рассматриваемого как 2D) байтового массива, чтобы максимизировать количество последовательных поисков из одной и той же строки кэша размеро
4ответа
4 голоса
Оптимизация реализации NEON XOR
Пытаясь переписать огромный массив ---- +: = 0 =: + ----, я решил использовать сопроцессор NEON.Я реализовал две версии ---- +: = 1 =: + ---- :версия 1:версия 2:Сравнивая вышеупомянутые 2 версии с тра
1ответ
6 голосов
На скорость работы memcpy () сильно влияют разные способы malloc ()
Я написал программу для проверки скорости memcpy(). Однако то, как распределяется память, сильно влияет на скорость. CODE #include<stdlib.h> #include<stdio.h> #include<sys/time.h
12ответов
6 голосов
Можно ли заблокировать некоторые данные в кэше процессора?
У меня проблема .... Я записываю данные в массив в цикле while. И дело в том, что я делаю это очень часто. Похоже, что это написание теперь является узким местом в коде. Так что, как я полагаю, это
1 2

Популярные теги

security × 330linux × 316macos × 2827 × 268performance × 244command-line × 241sql-server × 235joomla-3.x × 222java × 189c++ × 186windows × 180cisco × 168bash × 158c# × 142gmail × 139arduino-uno × 139javascript × 134ssh × 133seo × 132mysql × 132